1. Resumen de Simplificación de Funciones mediante mapas de Karnaugh.

1.1. ¿Qué es un Mapa de Karnaugh?

Los Mapas de Karnaugh son una herramienta muy utilizada para la simplificación de circuitos lógicos. Cuando se tiene una función lógica con su tabla de verdad y se desea implementar esa función de la manera más económica posible se utiliza este método.

Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la función lógica basada en ella. (primera forma canónica). Ver que en la fórmula se incluyen solamente las variables (A, B, C) cuando F cuando es igual a “1”. Si A en la tabla de verdad es “0” se pone A, si B = “1” se pone B, Si C = “0” se pone C, etc.

F = A B C + A B C + A B C + A B C + A B C + A B C

Una vez obtenida la función lógica, se implementa el mapa de Karnaugh. Este tiene 8 casillas que corresponden a 2n, donde n = 3 (número de variables (A, B, C)). Ver el diagrama arriba a la derecha. La primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera columna corresponde a BC = 00 (B=0 y C=0) La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna corresponde a BC = 11 (B=1 y C=1) La cuarta columna corresponde a BC = 10 (B=1 y C=0)

En el mapa de Karnaugh se han puesto “1” en las casillas que corresponden a los valores de F = “1” en la tabla de verdad. Tomar en cuenta la numeración de las filas de la tabla de verdad y la numeración de las casillas en el mapa de Karnaugh.

Para proceder con la simplificación, se crean grupos de “1”s que tengan 1, 2, 4, 8, 16, etc. (sólo potencias de 2). Los “1”s deben estar adyacentes (no en diagonal) y mientras más “1”s tenga el grupo, mejor. La función mejor simplificada es aquella que tiene el menor número de grupos con el mayor número de “1”s en cada grupo

Se ve del gráfico que hay dos grupos cada uno de cuatro “1”s, (se permite compartir casillas entre los grupos). La nueva expresión de la función boolena simplificada se deduce del mapa de Karnaugh.

• Para el primer grupo (rojo): la simplificación da B (los “1”s de la tercera y cuarta columna corresponden a B sin negar)
• Para el segundo grupo (azul): la simplificación da A (los “1”s están en la fila inferior que corresponde a A sin negar)

Entonces el resultado es F = B + A  ó   F = A + B

1.2. Aplicación: Control de un grupo electrógeno

PLANTEAMIENTO DEL PROBLEMA

Un grupo electrógeno es accionado por un motor el cual es gobernado por tres interruptores A, B y C se pondrá en macha:

• Si se acciona solamente A
• Si se acciona a la vez A y C
• Si se acciona a la vez B y C

TABLA DE VERDAD

  

A	B	C	SALIDA
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

MAPA DE KARNAUGH

A\BC	00	01	11	10
0	0	0	1	0
1	1	1	0	0

ECUACIÓN LÓGICA

SIMULACIÓN DEL CIRCUITO

2. Video propio resolviendo un problema lógico con Mapas de Karnaugh y comprobando con herramientas online.

3. Video descriptivo del circuito lógico implementado en el Entrenador.

4. Observaciones y Conclusiones

    Observaciones

•       La simplificación de la ecuación fue muy útil, ya que nos permitió reducir el número de compuertas lógicas.
•       Al no contar con la compuerta lógica AND de triple entrada, se utilizó dos compuertas de dos entradas cada uno.
•       Fue necesario alimentar cada circuito integrado
•       Podemos encontrar diversas familias lógicas como los CMOS Y TTL.
•       Los componentes CMOS son usualmente más caros que los equivalentes en TTL. Sin embargo, la tecnología CMOS es más barata a nivel de sistema, esto debido a los chips que poseen un menor tamaño además que requieren menos regulación.
•       Los componentes CMOS son más susceptibles a daños por descargas electrostáticas con respecto a los componentes TTL.

    Conclusiones

•       Leímos y analizamos el problema planteado.
•       Construimos la tabla de verdad a partir de las condiciones de problema.
•       Obtuvimos la ecuación de la tabla de verdad con un total de, tres unos y cinco ceros en la salida.
•           Reducimos la ecuación por medio de los mapas de Karnaugh y comprobamos mediante software online.
•       Dibujamos y simulamos el circuito con compuertas lógicas AND, OR Y NOT en el software Proteus.
•       Verificamos el funcionamiento en software.
•       Reconocimos las compuertas lógicas AND, OR Y NOT en físico. Así como sus hojas de datos.
•       Implementamos físicamente dicho circuito en el Entrenador para Circuitos Lógicos.
•       Verificamos el funcionamiento en físico aprovechando las entradas y salidas del Entrenador para Circuitos Lógicos.

5. Integrantes

•      Nina Luna Benjamín

•      Paricahua Cruz Maycol

•      Mendiola Espinosa Gilmar José